超頻對數位電路的影響

**xgs** · 2002-09-04, 09:33 PM

太好了,又有人加入反超頻一族了
真是好消息

**ivantw** · 2002-09-04, 09:43 PM

xgs兄,

我個人不超頻, 但是我也不反對別人超頻, 說我是反超頻一族有點怪怪的.
這裡只是提供想超頻的人或是想瞭解超頻對電路影響的人一些觀點與看法..

**jiliach** · 2002-09-04, 10:07 PM

感謝感謝!解除我心中之疑惑

關於第1個問題.原來是我想錯了!偏離主題囉!
關於第2個問題.因為我看電路圖我以為是講BJT的(抱歉抱歉)
　　　　　　　　　　　　　　　　仔細的再看一次文章...
　　　　　　　　　　　　　　　　謝謝Ivan Lin的解釋

**a2226150** · 2002-09-08, 02:14 AM

有點問題....

另由圖一可得知，電晶體的電壓及電流反應是有一個延遲時間的，並非在切換的當下電壓及電流便會立即截止，因此當電晶體的切換頻率過高時，上下兩顆的電晶體有機會一起導通，這表示什麼呢？此時將有大電流(以電路學而言，近乎短路)自Vcc端往Gnd端流過，兩端的電晶體就也燒毀了。

數位電路用的CMOS是由N-MOS和P-MOS所組成的，
動作一個ON另一個必為OFF，一個OFF定一個必為ON
而MOS ON時其電阻約為1k歐姆
MOS OFF時其電阻約為10G歐姆(10的10次方歐姆)

縱使有同時導通的機會也一不會有瞬間大電流產生
因為起碼他還有2K歐姆的電阻在.....

而工作頻率的增加確實也會增加消耗功率(即使不加電壓)
因為同時導通的機會變多了.......

個人拙見，不吝賜教...................

**ivantw** · 2002-09-08, 09:35 PM

最初由 a2226150 發表
有點問題....

另由圖一可得知，電晶體的電壓及電流反應是有一個延遲時間的，並非在切換的當下電壓及電流便會立即截止，因此當電晶體的切換頻率過高時，上下兩顆的電晶體有機會一起導通，這表示什麼呢？此時將有大電流(以電路學而言，近乎短路)自Vcc端往Gnd端流過，兩端的電晶體就也燒毀了。

數位電路用的CMOS是由N-MOS和P-MOS所組成的，
動作一個ON另一個必為OFF，一個OFF定一個必為ON
而MOS ON時其電阻約為1k歐姆
MOS OFF時其電阻約為10G歐姆(10的10次方歐姆)

縱使有同時導通的機會也一不會有瞬間大電流產生
因為起碼他還有2K歐姆的電阻在.....

而工作頻率的增加確實也會增加消耗功率(即使不加電壓)
因為同時導通的機會變多了.......

個人拙見，不吝賜教...................

謝謝a2226150兄的指教，小弟差點答不出來

剛剛搬了救兵，就MOSFET導通時的阻抗大小而言，請益了一下小弟的恩師，小弟的數據是－－以.18/.13um的製程而言，包含連接層等，MOSFET的阻抗應在10歐姆以下，最糟亦有20~30歐姆以下的大小，以此數據而言，兩顆電晶體一起導通，肯定燒毀，不過在正常使用範圍內不可能一起導通，但若切換週期短於延遲時間，即有可能產生誤動作或是燒燬，若是切換時間遠短於延遲時間，則肯定燒毀。

另外，工作頻率的增加會增加消耗功率，不是因為同時導通的機會變多了.，而是因為導通次數增加了。

謝謝a2226150兄的指教，證明小弟仍有有待加強處。