【硬體】關於8RDA+

[Joe Lin]

請問8RDA+裡記憶體的設定選項各代表什麼意思呢?比如說T(RAS)、T(RCD)、T(RP),當然那個CAS LATENCY我是了解了啦,因為都無法開TURBO也無法設6-2-2,後來就亂設了想說可能它是不想要我低於2.5吧,因為只能CL=2於是就設成3-3-3 CL=2.5還很穩定說,我這樣設跟7-3-3 CL=2.5有什麼差別嗎,還是只有CL數值影響比較大啊?

[tnsky]

5-2-2-2是最佳化

[Joe Lin]

最初由 tnsky 發表
5-2-2-2是最佳化

我得意思是那是為啥啊,還有那我現在的3-3-3 CL=2.5會不會比較好啊

[s900221]

Row Cycle Time（TRC列週期時間）
記憶體庫最低啟動時間
RAS Precharge（TRPRAS預充電時間）
在讀取記憶體區塊後，因為區塊內的電量不足以維持資料整合性，所以資料通常會流失。為了確保區塊內的存放資料正確性，資料會再寫回該區塊中。通常SDRAM需要2或3個cycle的預充電時間完成該動作
RAS Active Time（TRASRAS啟動時間）
存取開放頁框的未定址列區塊前，需要的延遲時間（由啟動到預充電的時間）
CAS Latency（CLCAS延遲時間）
在記憶體定址後，系統必須要等待欄位址訊號（Column Address Strobe，CAS）以開始進行資料傳輸。依照記憶體的品質不同，可以設定為2或2.5個cycle（只有使用DDR記憶體才可以指定0.5 cycle單位）。目前大部分的PC2100 DDR SDRAM都沒辦法在CL2模式下跑
RAS-to-CAS Delay（TRCDRAS到CAS傳輸延遲）
記憶體位址資訊（哪個區塊要被讀取）的傳輸步驟有二：首先先傳送列位址（row address），接著是欄位址（column address）。兩者中間，系統會暫停2或3個cycle來分隔兩個訊號
資料轉取自 http://www.big5.tomshardware.com/mai...md_760-05.html
你可以去看看...也許會對你在設定上有某種程度的參考貢獻

[s900221]

哎呀...不能修改
那篇文章有點老了~所以
目前大部分的PC2100 DDR SDRAM都沒辦法在CL2模式下跑
這句話很顯然不適用於現在的狀況
RAS Precharge（TRPRAS預充電時間）
在讀取記憶體區塊後，因為區塊內的電量不足以維持資料整合性，所以資料通常會流失...
我想這可能跟我在數位電子學學到的更新(Refresh)有點關係
更新是說,因為DRAM主要是靠電容器來儲存資料
而因為電容器會有漏電現象,所以邏輯"1"會慢慢放電成0
為了避免資料錯誤,所以每隔一段時間就會把資料讀出來(未送至外界)重新寫入一次
且因為讀出時DRAM會將原本儲存在電容上的電荷移動到數據線
所以原本的資料會被破壞,就是說DRAM元件為破壞性讀出
為了保持資料的正確性,讀出時也必須同時執行更新
這也是為什麼DRAM叫做DRAM(Dynamic Random Access Memory)動態隨機存取記憶體
不同於SRAM(Static RAM)靜態隨機存取記憶體是非破壞性讀出元件
讀取的時候原來的資料不會因此被破壞,不必進行更新動作...
不過SRAM成本高昂,耗電量跟體積都較大,容量卻比較小
所以通常只因為其高速優點而被拿來作為Cache快取記憶體...
像是CPU上面打的L1/L2 Cache