英特爾以下一代晶片還擊AMD
CNET新聞專區：Tom Krazit 20/02/2006
英特爾主管表示，即將推出的Conroe和Merom晶片的執行效能優越，可望比預定大約同時上市的超微（AMD）對手晶片至少快20%。
英特爾行動平台事業群副總裁兼總經理Mooly Eden說，該公司將在3月7日於舊金山登場的英特爾開發者論壇會上，向硬體設計者、合作夥伴與分析師說明新處理器微架構(microarchitecture)的設計理念。新架構將取代原先的設計，為未來英特爾桌上型電腦、筆記型電腦及伺服器處理器訂出技術藍圖。
Eden說：「我們相信，我們能憑新處理器拉大領先差距。」Eden率領設計團隊創造出原始的Pentium M處理器，是英特爾省電型晶片設計的開路先鋒，也奠定Merom和Conroe的基礎。Merom與Conroe可望在今年下半年推出，將分別進駐筆記型電腦與桌上型電腦。
新一代的架構全名暫時稱作「新一代微架構」(Next-Generation Micro-Architecture；簡稱NGMA)，尚未取出個響亮易記的名稱，例如前一代的「Netburst」，也就是Pentium 4架構。但Eden相信，新架構會迅速引起注意，讓原先認定AMD64架構在效能上居領先地位的PC廠商、晶片評論者和分析師改觀。
英特爾的NGMA採用14個pipeline stages，比英特爾Pentium 4處理器用的31個縮短。處理器的pipeline用來處理資訊，pipeline stage愈多，個別的stage執行的任務就愈少，晶片就必須加速執行速度，因此會有溫度過熱的問題。
因此，英特爾調整設計，朝減少pipeline數目方向邁進，讓每個stage處理的任務增多，以便以較低的時脈速度進行。
新的微架構也讓處理器在每個時脈發出四串指令，比英特爾晶片目前所傳的三串指令來得多。此架構運用先進的branch prediction技術，援用自Pentium 4的設計。Eden指出，用這種微架構打造的晶片，也會享有Core Duo雙核晶片所引進的unified cache功能。
他說，以NGMA打造的晶片將使用4MB快取記憶體。快取記憶體把常用的資料就近儲存在晶片上，以便快速存取，不必大老遠去擷取儲存在外部記憶裝置上的資料。在雙核處理器上統一快取記憶體，會增加每個核心所能利用的快取速量，使只能使用單一核心的單執行緒應用效能大躍進，連帶提升執行效能。
Eden說，把種種架構上的調整，可讓英特爾的晶片效能提升，大幅超越超微計畫在2006下半年計畫推出的產品，同時不必像超微採用整合記憶體控制器(integrated memory controller)的設計。
他宣稱：「(競爭對手)要縮短這種差距，至少得花上一年半到兩年的工夫。」
英特爾曾試圖採用整合式記憶控制器的設計，但宣告失敗，此後便對採用這種設計躊躇不前。整合記憶控制器讓中央處理單元（CPU）與記憶體之間的重要閘道能與處理器等速並駕齊驅，把資料高速送入處理器，但也可能迫使處理器必須專為某種特定的記憶體設計。英特爾Timna處理器之所以失敗，就是因為內建的整合型記憶控制器專為Rambus短命的RDRAM標準而設計。
Eden說，英特爾已改弦易轍，如今希望藉改良微架構和加快前側匯流排，讓效能比超微的晶片高20%。
超微今年不打算在處理器架構上作任何重大的改變，但的確計劃增加對DDR2(double data rate 2)記憶體的支援。這種記憶體技術標準比超微晶片現在支援的DDR記憶體速度更快，有助於改善搭載超微處理器系統的效能。（唐慧文）
http://taiwan.cnet.com/news/hardware...0104506,00.htm
 |
回覆時引用此文章
書籤