這也是為什麼Intel的845 SDRAM Chipset會被大家罵到臭頭的原因:D

贊助商連結

主要是DRAM的存取速度與CPU的register或cache比都太慢了
所以要靠大頻寬來彌補
嗯...CPU的暫存跟快取是比DRAM快非常多
不過我的疑問就是,那北橋呢...?
因為之前在書上看到的
CPU提取資料的時候資料會經過北橋
那北橋的存取速度似乎就沒有那麼快速到需要更大的頻寬...??
一般的測試上,非對稱的FSB/RAM運作好像也沒有增加很多效能...

這也是為什麼Intel的845 SDRAM Chipset會被大家罵到臭頭的原因:D
這東西...我每次想到都還會覺得好笑= ="
單純的這樣想...
如果要傳送一筆256bit的資料到CPU
假設SDRAM花四個Cycle傳送...
北橋也得乖乖等4個Cycle嘛...
然後如果上面裝的是一顆P4 2.4GHz
那足足是外頻的24倍...(i845只支援400FSB吧?)
那北橋等4個Cycle...CPU至少就要等96個Cycle囉!?
然後如果面對的是大量的連續資料傳輸...
那CPU應該會哭吧...|||

最初由 jessee780522 發表
這也是為什麼Intel的845 SDRAM Chipset會被大家罵到臭頭的原因:D

呵呵!P4搭配i845的SDRAM晶片組
真是跛腳的組合啊:D

最初由 s900221 發表
嗯...CPU的暫存跟快取是比DRAM快非常多
不過我的疑問就是,那北橋呢...?
因為之前在書上看到的
CPU提取資料的時候資料會經過北橋
那北橋的存取速度似乎就沒有那麼快速到需要更大的頻寬...??
一般的測試上,非對稱的FSB/RAM運作好像也沒有增加很多效能...


比方說硬碟好了
像一般ATA硬碟的搜尋時間不過8.5ms
那為什麼要一直提升其傳輸界面的頻寬呢？

CPU到北橋的頻寬假設可以完全使用
但考慮上DRAM的lantecy後CPU就反而會要等DRAM送資料過來了
所以能修補這個DRAM天生的缺憾就是提高頻寬
把資料一次餵飽CPU，甚至多出來資料就暫時存放在北橋晶片上的buffer也遠比要從DRAM上讀來得快

sorry小弟上面的比方感覺似乎不太好
大家別理我那個比方
sorryhttp://myweb.hinet.net/home3/lenbo/image/smilies/cute_ask.gif

最初由 lenbo 發表
sorry小弟上面的比方感覺似乎不太好
大家別理我那個比方
sorryhttp://myweb.hinet.net/home3/lenbo/image/smilies/cute_ask.gif
噗...小強兄在裝可愛...||
不會啦...謝謝你的指導^^"
大概懂了...另外有一件事想再請教
就是上次那張圖,x86上都是PCI bus
那是說整個系統共用一個匯流排嗎...??
如果是的話~那如果連接很多週邊的時候
頻寬是不是就會不夠了...?
會不會變成要輪流等頻寬@@?