因為實驗課要用
最近想學全Verilog
不過之前系上開選系課時沒有時間修
所以比較想自修說
目前第一個考慮的是要看中譯本還是原文書
再來就是有幾本不曉得哪本比較好說……

1.
這一本小弟有在書店翻過一下
蠻薄的說……頂多600頁左右吧
不過超貴的……定價$1200
內容感覺比較合小弟我的胃口(淺顯易懂)
但就怕太簡略過頭了
變得真的要看時反而缺東少西的
不怕介紹得不夠深入，就怕基礎沒打好就往上蓋房子
http://images.amazon.com/images/P/0130449113.01._PE_PIdp-schmoo2,TopRight,7,-26_SCMZZZZZZZ_.jpg
Amazon連結在此 (http://www.amazon.com/exec/obidos/tg/detail/-/0130449113/104-0054344-5272722?v=glance)
有中譯本，不過不曉得會不會越翻譯越爛說……
http://www.opentech.com.tw/gif/cbook/03504.JPG
全華圖書的連結在此 (http://www.opentech.com.tw/search/bookinfo.asp?isbn=9572125176)

2.
小弟我也是翻了一下
感覺似乎頗精深的說……
乍看之前有看沒懂說
上一本乍看還能體悟一些說
不過這本好像比較多人在用的樣子說……
跑了兩家書店
這一本兩家都有
上一本就只有一家有了，而且還有點舊舊的說
http://images.amazon.com/images/P/0130891614.01._PE_PI_SCMZZZZZZZ_.jpg
Amazon連結在此 (http://www.amazon.com/exec/obidos/tg/detail/-/0130891614/ref=pd_bxgy_img_2/104-0054344-5272722?v=glance&s=books)

贊助商連結

原則上我認為只要買原文書就好了

原文書比較詳細
如果有興趣走這一行的話
學歷還要衝,最好找機會去相關的公司打工
否則到時沒學歷及經驗還是進不了這一行
有空可以到104看看企業要求人材的條件

ps.目前業界很少有人用verilog DSL 大多都用VHDL

最初由 vvcvc 發表
原文書比較詳細
如果有興趣走這一行的話
學歷還要衝,最好找機會去相關的公司打工
否則到時沒學歷及經驗還是進不了這一行
有空可以到104看看企業要求人材的條件

ps.目前業界很少有人用verilog DSL 大多都用VHDL

咦……怎麼跟我的助教說的不太一樣咧……
助教說業界比較常用的是Verilog也……
反而VHDL比較少說……
因為Verilog類似C語言，規格上也不像VHDL那麼嚴謹
下線會比較快說……

anyway啦！
小弟會想學Verilog主要是學校電工實驗要用的說
不過因為每次助教上課要用快一節課的時間
加上課後自己實作差不多都要花快半節課的時間
會衝到小弟下一堂課的時間
又之前系上開的硬體描述語言選修課小弟沒有時間修
所以想靠自行找平日時間自修Verilog
醬子就能把上課+實作壓在一節課的時間內嘍
不用自己臨時摸東看西的花時間寫程式說
其實跟助教說一下衝堂也是可以先走啦
不過感覺有能力的話還是拼一下比較好說……

小弟目前也不太確定未來會走哪一條路說
原本是想走電子電路組的
因為自己比較喜歡玩電腦的說
不過前一陣子上了行動通訊概論後
又覺得對通訊組也蠻有興趣的說了……
唉……真難決定咧……

當初上VHDL的老師是德碩的總經理
也許你沒聽過德碩未必對他的實力及他說的話感到認同
但...他那年上完我們VHDL的課後就被美國矽谷挖角過去了
關於我剛剛的ps部分就是他說的...他還說他在業界做了這麼多年還沒聽過verilog哩

最初由 vvcvc 發表
當初上VHDL的老師是德碩的總經理
也許你沒聽過德碩未必對他的實力及他說的話感到認同
但...他那年上完我們VHDL的課後就被美國矽谷挖角過去了
關於我剛剛的ps部分就是他說的...他還說他在業界做了這麼多年還沒聽過verilog哩
在台灣
verilog和vhdl用的人是一半一半
至於德碩老總說他沒聽過verilog
那真的太扯囉
連這都沒聽過

我是聽我門學校老師說的---鄭國興

最初由 vvcvc 發表
當初上VHDL的老師是德碩的總經理
也許你沒聽過德碩未必對他的實力及他說的話感到認同
但...他那年上完我們VHDL的課後就被美國矽谷挖角過去了
關於我剛剛的ps部分就是他說的...他還說他在業界做了這麼多年還沒聽過verilog哩

德碩印象中好像有聽過說
不過並不熟

至於Verilog不管業界常不常用
如果小弟現在不會用就玩完了
所以結論還是要學的啦……:D

最初由 NNG808 發表
在台灣
verilog和vhdl用的人是一半一半
至於德碩老總說他沒聽過verilog
那真的太扯囉
連這都沒聽過

我是聽我門學校老師說的---鄭國興

鄭老師哦……

可惜人跳槽到中央去了
不然其實他的教學觀點蠻獨特的說

最初由 NNG808 發表
在台灣
verilog和vhdl用的人是一半一半
至於德碩老總說他沒聽過verilog
那真的太扯囉
連這都沒聽過

我是聽我門學校老師說的---鄭國興
我們當初同時開verilog 和 VHDL
我也同時都修了這兩門課

一個說verilog常用...他只在學校教課
一個說業界幾乎用VHDL...他在德碩幹到總經理後來被挖角到矽谷

如果是你...會相信誰的話
我目前做的和這些都沒關係...所以也不知道業界的情況
但你們和鄭老師應該和我差不多吧(我是指對業界的了解)
不過經過幾年...業界有所變化也說不定啦
那些都是將近3年前老師說的話了

不管如何...2個的關係有點像C和C++
關念都一樣...只是指令不太相同
可以翻譯過去的
決定了就用心學吧!沒有好與不好啦

ps.強烈建議讀原文書,以後進入科工區英文都非常重要

600頁的原文書, 只要1200元台幣, 真的很便宜了啦!!!!
我這個學期三本教科書, 加起來就要超過300塊美金了.