了解..不過我想請問一下..因為
TB PALOMINI的L1L2分別是128/256
但是如此大的快取卻只開了四路索引..這也是技術的問題嗎???
因為intel倒是32k開了16路索引..效能有明顯的進步
amd的技術可能還沒有像intel如此有經驗知道如何突破關鍵時刻
>我不是CIA啦，我只是一個Programmer兼MIS兼硬體工程師…反正，就是一個很苦命的人…
我知道很苦命..但是這正是小弟未來嚮往的工作之一..^^..希望能多多認識你囉
>SuperPI本身是一個L2 Depend on的測試軟體。
因為athlonMP在其他地方沒有太大的進步..所以super pi在這邊測的反而是l2能力??
因為我也說了ALU的確沒啥改進..那SUPER PI的能力便快..純粹是L2的技術導致囉??
贊助商連結
clyen
2001-08-01, 10:09 AM
最初由 TIM7535
了解..不過我想請問一下..因為
TB PALOMINI的L1L2分別是128/256
但是如此大的快取卻只開了四路索引..這也是技術的問題嗎???
因為intel倒是32k開了16路索引..效能有明顯的進步
amd的技術可能還沒有像intel如此有經驗知道如何突破關鍵時刻
>我不是CIA啦，我只是一個Programmer兼MIS兼硬體工程師…反正，就是一個很苦命的人…
我知道很苦命..但是這正是小弟未來嚮往的工作之一..^^..希望能多多認識你囉
>SuperPI本身是一個L2 Depend on的測試軟體。
因為athlonMP在其他地方沒有太大的進步..所以super pi在這邊測的反而是l2能力??
因為我也說了ALU的確沒啥改進..那SUPER PI的能力便快..純粹是L2的技術導致囉??
您好：
我覺得，我們好像有點徧離這個主題了。
是不是移到Athlon4為主的主題來討論會比較好？
目前，我這裡有關Athlon4的架構資料，說實在的，真的也還不多…
我會多找一些的...
謝..因為小弟對cpu內部也只懂的一些邏輯閘..管線..等等概念..並不是很了解~~@@"
0936010
2001-08-01, 11:18 AM
最初由 TIM7535
了解..不過我想請問一下..因為
TB PALOMINI的L1L2分別是128/256
但是如此大的快取卻只開了四路索引..這也是技術的問題嗎???
因為intel倒是32k開了16路索引..效能有明顯的進步
amd的技術可能還沒有像intel如此有經驗知道如何突破關鍵時刻
>我不是CIA啦，我只是一個Programmer兼MIS兼硬體工程師…反正，就是一個很苦命的人…
我知道很苦命..但是這正是小弟未來嚮往的工作之一..^^..希望能多多認識你囉
>SuperPI本身是一個L2 Depend on的測試軟體。
因為athlonMP在其他地方沒有太大的進步..所以super pi在這邊測的反而是l2能力??
因為我也說了ALU的確沒啥改進..那SUPER PI的能力便快..純粹是L2的技術導致囉??
關於pipeline深度的問題，課本有提到增加深度的確可以增加同時多個指令的執行速度，但這是指單純的搬移及運算等循序指令方面...但是遇到迴圈、判別、跳躍的地方，深度太深﹙pipeline管路太多﹚反而沒用甚至是阻礙...或許這是amd考量的地方吧，因為程式中也有許多不是循序的部分，倒不如增加快取容量較實際且有效，尤其是對付一般的測速軟體，因為這些測速軟體的設計有是一堆計算指令加上迴圈來做重複測試，如此快取大的就佔便宜了...
xturtle
2001-08-01, 01:10 PM
我到是覺得AMD應該對市面上大部分的APPLICATION做一些ANALYIZE，再來規劃最適合的管線深度及各種架構較好∼